

UNIVERSITATEA NAȚIONALĂ DE ȘTIINȚĂ ȘI TEHNOLOGIE POLITEHNICA BUCUREȘTI



Școala Doctorală de Electronică, Telecomunicații și Tehnologia Informației

Decizie nr. 204 din 21-09-2024

# REZUMAT TEZĂ DE DOCTORAT

## Ing. Andrei ENACHE

## CIRCUITE DE CONDIȚIONARE A SEMNALELOR SENZORILOR

### **COMISIA DE DOCTORAT**

Președinte
Conducător de doctorat
Referent
Referent
Referent

### **BUCUREŞTI 2024**

# Cuprins

Capito	olul 1 – Introducere	1
1.1	Prezentarea domeniului tezei de doctorat	1
1.2	Scopul tezei de doctorat	2
1.3	Conținutul tezei de doctorat	2
Capito	olul 2 – Senzori și Circuite de Condiționare	3
2.1	Metode de achiziție a datelor	3
2.2	Senzori de gaz	4
2.3	Circuite de condiționare pentru senzori capacitivi	4
Capito	olul 3 – Senzorul de Gaz SiC-MOS	5
3.1	Structura și caracteristicile senzorului	5
3.2	Modelarea SPICE a senzorului SiC-MOS	6
3.3	Principii de măsurare cu senzorul SiC-MOS	8
Capito	olul 4 – Arhitectura Circuitului de Condiționare a Semnalului Senzorului	9
4.1	Circuitul de condiționare PLL	9
4.2	Oscilatorul comandat în tensiune	10
4.3	Detectorul de fază și frecvență	12
4.4	Pompa de sarcină și filtrul trece-jos	13
4.5	Circuitul de alimentare	16
Capito	olul 5 – Modelarea, Proiectarea și Simularea Circuitului PLL	17
5.1	Modelul Laplace al circuitului PLL	17
5.2	Proiectarea oscilatorului comandat în tensiune	18
5.3	Proiectarea ansamblului detector-pompă-filtru	20
5.4	Proiectarea circuitului de alimentare	22
5.5	Simularea circuitului PLL complet	23
Capito	olul 6 – Implementarea și Validarea Experimentală a Circuitului PLL	25
6.1	CP-PLL I – Implementare fizică	25
6.2	CP-PLL II – Implementare fizică și validare	25
6.3	CP-PLL III – Implementare fizică și validare	27
Capito	olul 7 – Concluzii	31
7.1	Rezultate obținute	31
7.2	Contribuții originale	32
7.3	Lista lucrărilor originale	34
7.4	Perspective de dezvoltare ulterioară	36

# **Capitolul 1**

## Introducere

### 1.1 Prezentarea domeniului tezei de doctorat

Hidrogenul (H<sub>2</sub>) a fost identificat ca un potențial înlocuitor pentru combustibilii fosili. Acesta este neutru din punct de vedere climatic, atunci când este obținut prin electroliza apei folosind energie electrică regenerabilă. Având în vedere schimbările climatice accelerate, determinate de emisiile de CO<sub>2</sub> din arderea de hidrocarburi, dezvoltarea unor surse de energie alternativă devine cu atât mai urgentă.

Factorul principal ce limitează adopția hidrogenului ca sursă de energie este siguranța, acesta prezentând risc de explozie într-o gamă foarte largă de concentrații (de la 4% la 75%). Astfel, este necesară folosirea unor senzori preciși și fiabili, însoțiți de sisteme de condiționare (prelucrare) a semnalelor acestora la fel de performante.

În cazul structurilor sensibile la H<sub>2</sub>, cele pe semiconductori s-au remarcat prin performanțele foarte bune, durata de viață ridicată, dimensiunile mici și costul scăzut. Adeseori, aceste structuri sunt de tipul Metal-Oxid-Semiconductor (MOS), prezentând comportament de capacitate neliniară. Când acești senzori sunt încălziți la temperaturi înalte, sensibilitatea la gaz și timpii de răspuns sunt foarte buni, putând fi detectate rapid concentrații de ordinul zecilor de ppm. Astfel, eventualele scurgeri pot fi identificate înainte de a se atinge concentrații din gama cu risc de explozie.

Totuși, orice senzor necesită un circuit analogic de condiționare a semnalului. În cazul structurilor MOS pentru detecția de H<sub>2</sub>, efortul de cercetare a fost direcționat mai ales către dezvoltarea senzorilor. Caracteristicile acestora sunt extrase în condiții de laborator, cu caracterograful. Însă, pentru circuitele analogice de condiționare sunt raportate puține soluții. O cauză posibilă este capacitatea neliniară a unui condensator MOS, ce face imposibilă folosirea topologiilor consacrate pentru senzori capacitivi.

În consecință, teza de doctorat propune o abordare inovatoare pentru prelucrarea semnalelor senzorilor MOS, bazată pe utilizarea arhitecturii de Buclă cu Calare pe Fază ("Phase-Locked Loop" – PLL) ca interfață pentru astfel de structuri neliniare. Un PLL conține un Oscilator Comandat în Tensiune (frecvență variabilă). Bucla PLL ajustează tensiunea de comandă a oscilatorului pentru a obține o diferență de fază constantă între semnalul său de ieșire și unul de referință. Cel mai simplu mod de a realiza un astfel de oscilator este de a include în circuitul său rezonant o capacitate neliniară, polarizată de către tensiunea de comandă (de exemplu, capacitatea unui senzor de  $H_2$  MOS).

### **1.2 Scopul tezei de doctorat**

Scopul lucrării de doctorat este alegerea arhitecturii, proiectarea, simularea, implementarea cu componente discrete (în cablaj imprimat) și validarea experimentală a unui circuit PLL analogic de condiționare (prelucrare) a semnalelor senzorilor de  $H_2$  de tip condensator MOS (capacitate neliniară). Acesta trebuie să reproducă condițiile în care senzorii sunt evaluați cu caracterograful, dar într-o formă portabilă.

### **1.3** Conținutul tezei de doctorat

**Capitolul 2** începe cu descrierea rolului circuitelor de condiționare a semnalelor senzorilor în sistemele de măsurare a mărimilor neelectrice, precum și a performanțelor acestora. Sunt prezentate tipurile de senzori de gaz uzuale, urmată de analiza a două arhitecturi de circuite pentru senzori capacitivi și a limitărilor acestora.

**Capitolul 3** tratează senzorul de H<sub>2</sub> de tip condensator MOS folosit, realizat pe carbură de siliciu (SiC). Pentru acesta sunt extrase capacitatea și rezistența de semnal mic în funcție de polarizare. Curba capacitate-tensiune (C-V) se deplasează la stânga sub acțiunea H<sub>2</sub>, efect exploatat în realizarea circuitului de condiționare. În plus, este observată și o rezistență paralelă scăzută, ce trebuie avută în vedere în proiectare. Pentru senzorul caracterizat, sunt dezvoltate modele pentru simulări SPICE și este identificată o metodă prin care acesta poate fi înlocuite cu diode varicap. În final, sunt prezentate argumentele pentru măsurarea la capacitate constantă, ce determină folosirea unui PLL.

**Capitolul 4** începe cu enunțarea cerințelor de proiectare pentru circuitul PLL. Se alege pentru acesta o arhitectură de tip PLL cu Pompă de Sarcină (CP-PLL). Aceasta conține un Oscilator Comandat în Tensiune (OCT), un Detector de Fază și Frecvență (DFF), o Pompă de Sarcină (PS) și un Filtru Trece-Jos (FTJ). În plus, pentru generarea semnalului de intrare, este utilizat un Oscilator de Referință (OREF) similar cu cel din buclă. Un Circuit de Alimentare dedicat furnizează două tensiuni continue necesare acestor blocuri, asigurând și rezistență la zgomot. Pentru toate aceste blocuri sunt dezvoltate topologii dedicate acestei aplicații, bazate pe scheme de principiu cunoscute.

**Capitolul 5** prezintă dimensionarea componentelor și validarea prin simulări a circuitului CP-PLL. De asemenea, este realizat un model de sistem liniar invariant în timp continuu, pentru evaluarea comportamentului dinamic și a stabilității circuitului. După dimensionarea blocurilor, sunt realizate simulări asupra circuitului complet, fiind identificată o sursă de eroare pentru CP-PLL, precum și o cale de reducere a acesteia (utilizând o primă tehnică, denumită Metoda de Calibrare 1 - MC1).

**Capitolul 6** tratează implementarea fizică și validarea prin măsurători a circuitului de condiționare CP-PLL. Sunt prezentate trei variante, pe baza cărora au fost deduse o parte din problemele tratate în proiectare. În plus, este propusă o a doua Metodă de Calibrare (MC2), cu ajutorul căreia se poate evalua experimental precizia circuitului. În final, este demonstrată acuratețea topologiei CP-PLL dezvoltate, atât prin evaluarea performanțelor sale electrice cât și prin măsurători de detecție a H<sub>2</sub>.

## **Capitolul 2**

## Senzori și Circuite de Condiționare

## 2.1 Metode de achiziție a datelor

Sistemele moderne de măsurăre a mărimilor neelectrice incorporează, alături de senzori, și circuitele analogice de interfațarea cu aceștia, precum și o parte digitală semnificativă [1],[2],[3], după cum este ilustrat în Fig. 2.1.



Figura 2.1 Schema bloc a unui sistem de achiziții date

În Fig. 2.1 au fost ilustrate două tipuri de senzori: <u>activi</u> (S1, S2 – necesită energie externă pentru a funcționa) și <u>pasivi</u> (S3, S4 – convertesc energia stimulului neelectric în energie electrică). Deci, circuitele analogice de interfațare pot avea atât rol de prelucrare a semnalului cât și de excitare a senzorului [1],[2],[3],[4],[5]. De exemplu, pentru senzorul de H<sub>2</sub> MOS folosit, excitația include o tensiune continuă și o oscilație de semnal mic – mărimea de interes este capacitatea de semnal mic și înaltă frecvență [6],[7],[8],[9]. Totuși, pentru simplitate, pentru interfața analogică cu senzorul vor fi folosiți interschimbabil termenii "circuit de condiționare" sau "circuit de prelucrare".

Pentru aceste circuite de interfațare, performanțele cheie sunt reprezentate de [1],[2],[3],[4],[5]: <u>impedanța de intrare</u> (adaptată la cea de ieșire a senzorului), <u>decalajul</u> ("offset"), <u>amplificarea</u> (raportul între mărimea de ieșire și cea de intrare), <u>liniaritatea</u> (pentru o estimare simplă a mărimii neelectrice), <u>banda</u> (setată urmărind un compromis între zgomot și timpul de răspuns), <u>stabilitatea</u> (în cazul circuitelor cu reacție).

### 2.2 Senzori de gaz

Tipurile de senzori de gaz cel mai des întâlnite sunt [1],[2],[3],[4],[10]:

- <u>Senzori electrochimici</u> utilizați pentru speciile de gaz active electrochimic;
- <u>Senzori catalitici</u> se bazează pe variația temperaturii unui element rezistiv;
- <u>Senzori NDIR</u> ("Non-Dispersive Infrared") dispozitive spectroscopice;
- <u>Senzori PID</u> ("Photo-Ionization Detector") bombardarea cu fotoni a gazului;
- <u>Senzori semiconductori</u> formați prin depunerea unui metal sau oxid metalic cu rol catalizator pe un substrat semiconductor [7],[10]. Condensatorul MOS folosit în prezenta lucrare este un astfel de senzor capacitiv.

### 2.3 Circuite de condiționare pentru senzori capacitivi

Un prim circuit analizat are la bază principiul măsurării diferențiale (comparația cu o structură de referință) și utilizează o punte cu patru diode [11]. Acesta a fost însă conceput pentru senzori de tip MEMS capacitivi liniari [11] și este dificil de adaptat pentru structura MOS neliniară din această aplicație. [12].

A doua arhitectură analizată (de asemenea una diferențială – Fig. 2.2), se bazează pe modificarea frecvențelor centrale a unor structuri RLC trece-bandă și a fost concepută pentru senzori de H<sub>2</sub> de tip condensator MOS [12]. În acest caz, există un dezavantaj semnificativ dat de neliniaritatea tensiunii  $V_{OUT}$  în raport cu variația capacității [12]. În plus, până la amplificarea de *G* ori a semnalului  $v_s(t)$  (ce conține informația de concentrație) acesta are o amplitudine redusă și este susceptibil la zgomot.



Figura 2.2 Circuitul cu filtre trece-bandă RLC pentru senzori capacitivi MOS [12]

## **Capitolul 3**

## Senzorul de Gaz SiC-MOS

### 3.1 Structura și caracteristicile senzorului

Senzorul de H<sub>2</sub> utilizat este un condensator MOS, realizat pe un substrat *n* de carbură de siliciu (SiC) [6],[7],[8],[9],[13]. Rolul său este de a converti concentrația de H<sub>2</sub> în capacitate. Acesta are o structură duală (Fig. 3.1.a), fiind încapsulat într-o capsulă TO39 (Fig. 3.1.b) [7]. senzorul propriu-zis folosește ca metal de poartă paladiul (Pd), bine cunoscut pentru rolul catalizator în adsorbția H<sub>2</sub> [7]. O a două structură fără strat de Pd (de referință), are rol în evaluarea capacității parazite [8]. Contactul ohmic de substrat (*B*) de pe fața inferioară a pastilei, precum și contactul de poartă (*G*) pentru structura activă sunt realizate din crom (Cr) și aur (Au).



Figura 3.1 Senzorul SiC-MOS: (a) structura fizică [7] (b) structura încapsulată [7]



**Figura 3.2** Caracteristicile  $C_g(V_G)$  ale senzorului SiC-MOS la  $\theta = 100$  °C în atmosferă de  $N_2$  (albastru) și în prezența unei concentrații de 1600 ppm  $H_2$  (roșu)

Caracteristica principală a senzorului SiC-MOS este curba capacitate de semnal mic și înaltă frecvență vs. tensiune de polarizare a porții ( $C_g(V_G)$  – Fig. 3.2) [6]. Aceasta a fost extrasă experimental cu caracterograful Keithley 4200-SCS pentru un senzor cu structura din Fig. 3.1, încălzit la 100 °C, atât în atmosferă inertă (100% N<sub>2</sub>), cât și cu 1600 ppm H<sub>2</sub>. Substratul *B* este conectat la masă, iar tensiunea continuă de polarizare a porții *G* este variată între -10 V și 10 V. Pentru măsurarea capacității este aplicat un semnal alternativ mic (amplitudine vârf-la-vârf de 100 mV<sub>vv</sub>), cu frecvența de 1 MHz.

Pe caracteristica din N<sub>2</sub> (Fig. 3.2) se pot observa cele trei regiuni specifice unui condensator MOS [6],[14],[15]: <u>inversie</u> ( $V_G < 3$  V), <u>golire</u> ( $V_G$  între 3 și 6 V) și <u>acumulare</u> ( $V_G > 6$  V). Efectul H<sub>2</sub> poate fi observat cel mai bine în regiunea de golire, în care dependența capacității de tensiune este puternică – deplasarea la stânga a curbei. Ca urmare, și în circuitul dezvoltat, senzorul trebuie polarizat în această regiune.

Alături de curbele  $C_g(V_G)$ , se extrage și variația rezistenței paralele parazite a aceluiași senzor ( $R_g(V_G)$ ), în condiții similare. Se obțin astfel reprezentările din Fig. 3.3. Valoarea minimă a rezistenței este de circa 20 k $\Omega$  (regiunea de golire). În plus, trebuie menționat că ambele curbe ( $C_g(V_G)$  și  $R_g(V_G)$ ) sunt influențate de mediul ambiental din timpul măsurătorii, dar și de dinaintea sa (de exemplu, temperatura sau umiditatea) [7].



**Figura 3.3** Caracteristicile rezistență-tensiune ale senzorului SiC-MOS la  $\theta = 100$  °C în atmosferă de N<sub>2</sub> (albastru) și în prezența 1600 ppm H<sub>2</sub> (roșu)

### 3.2 Modelarea SPICE a senzorului SiC-MOS

În cazul senzorului SiC-MOS, se urmărește dezvoltarea unui model SPICE care să fie folosit în simulări ale circuitului de condiționare. Astfel, redarea cât mai fidelă a curbelor de tipul celor din Fig. 3.2 și Fig. 3.3 este esențială. Ca urmare, au fost investigate următoarele posibilități de modelare a senzorului:

- 1) <u>Utilizarea unui model dat și extracția parametrilor</u> de exemplu, BSIM [16];
- <u>Dezvoltarea unui nou model bazat pe fizica dispozitivului şi a ecuațiilor ce o guvernează</u> ca modelul *p-diode* pentru diode Schottky [13],[17],[18],[19];
- 3) <u>Dezvoltarea unui model comportamental</u> în limbaj Verilog-A [20];
- <u>Modelarea cu un dispozitiv alternativ cu caracteristici similare</u> permite calibrarea sistemului fără influența condițiilor ambientale [21].

Pentru senzorul MOS, sunt utilizate ultimele două metode. În cazul abordării 3, acesta este modelat drept o capacitate neliniară în paralel cu o conductanță neliniară:

$$i_{GB}(t) = C_g \left( v_{GB}(t) \right) \cdot \frac{\mathrm{d}v_{GB}(t)}{\mathrm{d}t} + G_g \left( v_{GB}(t) \right) \cdot v_{GB}(t)$$
(3.1)

Pentru cele două mărimi neliniare sunt folosite datele experimentale din Fig. 3.2 și Fig. 3.3. În cazul rezistenței/conductanței, ce are o variație mai zgomotoasă (Fig. 3.3), este realizată o filtrare numerică cu Matlab [22]. Seturile de date sunt incluse în modele Verilog-A ce implementează relația (3.1), cu ajutorul funcției *\$table\_model* [20]:

```
include "constants.vams"
                                                    `include "constants.vams"
`include "disciplines.vams"
                                                    `include "disciplines.vams"
module MOS Sensor(G, B);
                                                   module MOS Sensor(G, B);
inout G, B;
                                                   inout G, B;
electrical G. B:
                                                    electrical G. B:
real c,g;
                                                   real c,g;
                                                   real y [0:1];
analog begin
c=$table_model((V(G,B)),"cap.txt","3CC");
g=$table_model((V(G,B)),"cond.txt","3CC");
                                                   analog begin
                                                     c=$table model((V(G,B)),"cap.txt","3CC");
                                                     g=$table_model((V(G,B)), "cond.txt", "3CC");
 I(G,B) <+ c * ddt(V(G,B)) + g * V(G,B);
                                                     y[0] = q;
end
                                                     y[1] = c;
endmodule
                                                     I(G,B) <+ laplace nd(V(G,B)), y, {1});
                                                    end
                                                    endmodule
```

Primul dintre modele (partea stângă) reprezintă o implementare în domeniul timp, iar cel de-al doilea (partea dreaptă) este în domeniul frecvență. Ca urmare, după cum era de așteptat, simulările de validare a modelelor au arătat că primul este potrivit celor de tip *transient* (timp), iar al doilea simulărilor de tip *AC* (frecvență).

În cazul abordării 4, s-a constatat că se poate obține o curbă capacitate-tensiune similară cu a senzorului utilizând două <u>diode varicap</u> de tip SMV1237 [23], conform Fig. 3.4. Folosind parametrii diodelor [24] și  $V_{+} = 7$  V, se obține graficul din Fig. 3.5.



Figura 3.4 Echivalarea senzorului MOS cu diode varicap



Figura 3.5 Caracteristici C-V: senzorul MOS (în azot) vs. două diode SMV1237

## 3.3 Principii de măsurare cu senzorul SiC-MOS

Circuitul de condiționare are rolul de a transforma deplasarea curbei  $C_g(V_G)$  a senzorului sub influența H<sub>2</sub> în variația unei singure mărimi electrice. În acest scop pot fi folosite două principii, ilustrate în Fig. 3.6 (include curbele din Fig. 3.2) [6],[7],[25]:

- a. Principiul  $V_G$  = const (notat cu a Fig. 3.6) tensiunea  $V_G$  este menținută constantă, iar capacitatea  $C_g$  este mărimea măsurată. Această abordare este folosită și de circuitul din Fig. 2.2 [12], iar o altă metodă de implementare este sub forma unui Oscilator Comandat în Tensiune [6],[25];
- b. Principiul  $C_g$  = const (notat cu b Fig. 3.6) capacitatea senzorului este menținută constantă, prin ajustarea  $V_G$  atunci când concentrația de  $H_2$  variază. Această tehnică conduce la o arhitectură de tipul Buclei cu Calare pe Fază ("Phase-Locked Loop" – PLL) [26]. Aceasta are în componență un Oscilator Comandat, ce include senzorul SiC-MOS. Astfel, prin modificarea  $V_G$  pentru a păstra constantă frecvența oscilatorului, este menținută constantă și  $C_g$ .

Dintre cele două abordări, este preferat principiul  $C_g = \text{const}$ , ce prezintă trei avantaje majore față de implementarea cu oscilator a tehnicii  $V_G = \text{const}$  [6],[7]:

- <u>Liniaritatea</u> un circuit PLL redă 1:1 deplasarea tensiunii de polarizare din curbele C-V (la o anumită capacitate constantă setată);
- <u>Mărimea de ieşire este tensiunea</u> mai uşor de prelucrat sau măsurat într-o soluție portabilă decât frecvența;
- <u>Frecvența de lucru este constantă și poate fi egalizată cu cea de caracterizare</u> (<u>1 MHz</u>) – preferabilă deoarece capacitatea condensatorului MOS depinde de frecvență [14]. În consecință, abateri prea mari de la frecvența de caracterizare pot conduce la modificarea curbei  $C_g(V_G)$  a senzorului MOS, afectând negativ precizia măsurătorii.



Figura 3.6 Principiile de măsurare cu senzorul MOS

# **Capitolul 4**

# Arhitectura Circuitului de Condiționare a Semnalului Senzorului

## 4.1 Circuitul de condiționare PLL

Pe baza caracterizării senzorului, se impun următoarele cerințe de proiectare:

- 1) Substratul senzorului legat la masă conexiunea din caracterizare;
- 2) <u>Tensiuni de polarizare a senzorului în intervalul 1...6 V</u> regiunea de golire;
- 3) Frecvența de lucru de 1 MHz valoarea de caracterizare;
- 4) <u>Funcționare la semnal mic a senzorului</u> ( $\leq 100 \text{ mV}_{vv}$ ) liniaritate în c.a.;
- 5) <u>Funcționare corectă cu rezistență parazită a senzorului scăzută</u> ( $R_g \ge 20 \text{ k}\Omega$ );
- 6) <u>Erori ale circuitului</u>  $\leq 100 \text{ mV} \text{pentru detecția H}_2$ , erori egale cu 10-15% din deplasarea  $C_g(V_G)$  de la 0 la 1600 ppm (Fig. 3.2) sunt acceptabile [21];
- 7) <u>Posibilitatea de calibrare</u> pentru compensarea erorilor.

Pentru circuitul de condiționare, s-a ales o arhitectură de PLL cu Pompă de Sarcină ("Charge-Pump PLL" – CP-PLL) [7],[27], având schema bloc din Fig. 4.1.



Figura 4.1 Schema bloc a circuitului CP-PLL

Circuitul CP-PLL din Fig. 4.1 are în componență următoarele blocuri:

- <u>Oscilatorul Comandat în Tensiune</u> (OCT) generează  $v_O(t)$ , având frecvența  $f_{osc}$  controlată de tensiunea de comandă  $v_C(t)$ , prin variația  $C_g$  cu polarizarea  $V_G$  (impusă de  $v_C(t)$ ) și aplică un semnal mic pe senzor ( $\leq 100 \text{ mV}_{vv}$ );
- <u>Oscilatorul de Referință</u> (OREF) aproape identic cu OCT, generează un semnal de referință  $v_R(t)$  de frecvență  $f_{ref}$ , setată de tensiunea de intrare  $V_{IN}$ . Singura diferență este că OREF nu conține un senzor, ci doar diode varicap;
- <u>Detectorul de Fază și Frecvență</u> (DFF) generează semnalele  $v_{UP}(t)$ ,  $v_{DWN}(t)$  ai căror factori de umplere  $\eta_{UP}$ ,  $\eta_{DWN}$  depind de defazajul dintre  $v_R(t)$ ,  $v_O(t)$ ;
- <u>Pompa de Sarcină</u> (PS) și <u>Filtrul Trece-Jos I</u> (FTJ I) generează tensiunea de comandă v<sub>C</sub>(t) a OCT în funcție de factorii de umplere ai v<sub>UP</sub>(t), v<sub>DWN</sub>(t);
- <u>Repetorul de Tensiune +1</u> permite citirea tensiunii senzorului v<sub>G</sub>(t) (mărimea de ieșire dependentă de concentrație) fără afectarea funcționării OCT;
- <u>Circuitul de Alimentare</u> pornind de la o tensiune principală V<sub>DDM</sub> generează două nivele pentru alimentarea CP-PLL (V<sub>DDL</sub> – pentru oscilatoare și detector; V<sub>DDH</sub> – pentru polarizarea senzorului în regiunea de golire de către PS-FTJ I);

CP-PLL funcționează cu reacție negativă. Când concentrația crește, curba C-V a senzorului se deplasează către stânga (Fig. 3.2), deci  $C_g$  crește inițial. În consecință,  $f_{osc}$  va scădea, rezultând  $f_{osc} < f_{ref}$ . Astfel, fronturile lui  $v_O(t)$  vor fi mai rare decât cele ale  $v_R(t)$ , rezultând, în medie,  $\varphi_{osc} < \varphi_{ref}$ . Pe baza funcționării DFF,  $\eta_{DWN} < \eta_{UP}$ . Apoi, PS-FTJ I este proiectat încât  $\eta_{DWN} < \eta_{UP}$  să conducă la scăderea  $v_C(t)$  și deci a polarizării  $V_G$ . Reducerea lui  $V_G$  conduce la micșorarea  $C_g$  și deci la creșterea  $f_{osc}$  – variația în sens opus față de cel inițial înseamnă reacție negativă. Procesul continuă până la revenirea în condiția de calare a PLL:  $f_{osc} = f_{ref} \Leftrightarrow \Delta \varphi = \text{const} \Leftrightarrow v_C(t) = \text{const} [7], [26].$ 

## 4.2 Oscilatorul comandat în tensiune

Schema propusă pentru oscilatorul comandat este prezentată în Fig. 4.2.



Figura 4.2 Schema propusă a oscilatorului comandat în tensiune

Topologia din Fig. 4.2 este de tip Armstrong [28] și permite conectarea la masă a substratului senzorului MOS și funcționarea sa la semnal mic (fiind plasat la intrarea tranzistorului Q). Schema din Fig. 4.2 are următoarele componente [6],[7],[25]:

- *Filtre* reducerea zgomotului de pe tensiunile de alimentare;
- Q tranzistor bipolar, reprezintă elementul amplificator al oscilatorului;
- $R_C$ ,  $R_B$  rezistoare pentru stabilirea punctului static de funcționare al Q;
- $L_C$ ,  $L_B$  bobine cuplate, reprezentând bucla de reacție pozitivă a oscilatorului;
- *C*<sub>D1</sub>, *C*<sub>D2</sub> condensatoare de decuplare (pentru separarea în curent continuu a a senzorului MOS, bazei lui *Q* și a inductanței *L*<sub>B</sub>);
- $C_T$  condensator pentru ajustarea frecvenței de oscilație (trim);
- $R_S$  rezistență de separare, necesară deoarece polarizarea senzorului trebuie să fie determinată de  $v_C(t)$ , iar semnalul alternativ mic este injectat prin  $C_{D1}$ ;
- $2 \times SMV1237$  diode varicap, folosite în calibrare ca referințe C-V stabile.

Frecvența  $f_{osc}$  este determinată în principal de circuitul rezonant din baza lui Q:

$$f_{osc}(V_G) = \frac{1}{2\pi \sqrt{L_B [C_g(V_G) + C_T + C_q]}}$$
(4.1)

unde  $C_q$  este capacitatea de intrare a tranzistorului, incluzând efectul Miller [25].

O caracteristică importantă a OCT este câștigul, definit ca:

$$K_{VCO,C}(v_C) = \frac{\mathrm{d}f_{osc}(v_C)}{\mathrm{d}v_C} \tag{4.2}$$

Având în vedere că  $f_{osc}$  depinde de fapt de tensiunea de polarizare a senzorului, este util ca și câștigul OCT să fie exprimat în funcție de  $V_G$ :

$$K_{VCO,G}(V_G) = \frac{df_{osc}(V_G)}{dV_G} = -\frac{1}{4\pi\sqrt{L_B \cdot \left[C_g(V_G) + C_T + C_q\right]^3}} \cdot \frac{dC_g(V_G)}{dV_G}$$
(4.3)

Relația (4.3) exprimă faptul că sensul de variație al  $f_{osc}$  cu  $V_G$  este invers față de cel al capacității senzorului. Ca urmare, deoarece  $C_g(V_G)$  este strict crescătoare în raport cu  $V_G$  (Fig. 3.2),  $K_{VCO,G}$  este întotdeauna negativ. O variație  $dC_g/dV_G$  mai mare conduce la un câștig  $K_{VCO,G}$  mai ridicat (în modul). Acesta trebuie să fie cât mai mare, pentru a îmbunătăți precizia circuitului CP-PLL (sensibilitatea la abateri mici ale  $V_G$ ).

Ca urmare a prezenței  $R_S$  la intrarea OCT, se formează un Filtru Trece-Jos II (FTJ II), după cum arată Fig. 4.3 (presupunând impedanța de intrare  $Z_{IN}$  pur capacitivă). Acesta afectează timpul de răspuns și stabilitatea circuitului de condiționare CP-PLL.



Figura 4.3 Schema echivalentă funcțională a oscilatorului comandat în tensiune

Oscilatorul de Referință (OREF) este realizat similar cu OCT din cadrul buclei PLL (inclusiv valorile componentelor), cu diferența că în acest caz capacitatea neliniară este reprezentată doar de cele două diode SMV1237. În acest fel, se poate elabora o tehnică de evaluare și ajustare a preciziei PLL (denumită în continuare MC1 – <u>Metoda de Calibrare 1</u>). Aceasta se bazează pe observația că, atunci când sunt conectate diodele varicap în OCT (Fig. 4.2), oscilatoarele devin identice și curbele lor frecvență-tensiune sunt aceleași [21]. Astfel, deoarece bucla PLL calată egalizează frecvențele, se așteaptă:

$$f_{osc}(v_C)\big|_{2\times \text{SMV1237}} = f_{ref}(V_{IN}) \Rightarrow v_C = V_{IN}$$

$$\tag{4.4}$$

Însă, dacă curbele frecvență-tensiune sunt identice, dar egalitatea  $v_C = V_{IN}$  nu este respectată, înseamnă că CP-PLL funcționează eronat [21]. În acest caz, sursele de eroare trebuie identificate și eliminate, pentru a asigura corectitudinea măsurătorilor.

### 4.3 Detectorul de fază și frecvență

Pentru Detectorul de Fază și Frecvență se propune schema din Fig. 4.4 [7],[21], dezvoltată pornind de la topologia consacrată pentru acest bloc în circuitele de tip PLL cu Pompă de Sarcină [26],[27]. Componentele acestei scheme sunt:

- *Filtre* reducerea zgomotului de comutare injectat în alimentări (inclusiv între sub-blocurile digitale ale detectorului);
- *Circuite "buffer"* (repetor digital) conversia în digital pentru  $v_R(t)$ ,  $v_O(t)$  [6];
- Bistabile de tip D parte a schemei de bază a detectorului [26],[27];
- *Poartă NAND* parte a schemei de bază a detectorului [26],[27];
- *R<sub>L,R</sub>*, *R<sub>L,O</sub>*, *R<sub>L,UP</sub>*, *R<sub>L,DWN</sub>*, *R<sub>L,N</sub>* rezistoare serie pentru limitarea curenților și a evenimentelor d*i*/d*t*, pentru reducerea zgomotului de comutare [29],[30],[31]. Această soluție a fost identificată ca optimă având în vedere implementarea cu componente discrete a circuitului de prelucrare a semnalului CP-PLL [7].



Figura 4.4 Topologia propusă a detectorului de fază și frecvență

#### Capitolul 4 - Arhitectura Circuitului de Condiționare a Semnalului Senzorului



**Figura 4.5** Funcționarea detectorului de fază și frecvență pentru cazul: (a)  $v_{REF}(t)$  îl conduce pe  $v_{OSC}(t)$  (b)  $v_{OSC}(t)$  îl conduce pe  $v_{REF}(t)$ 

În Fig. 4.5 au fost ilustrate formele de undă ideale ale DFF din Fig. 4.4. Se poate observa astfel comportamentul menționat în secțiunea 4.1: atunci când  $\varphi_{osc} < \varphi_{ref}$ ,  $(v_{REF}(t)$  îl conduce pe  $v_{OSC}(t)$ ) se obțin factorii de umplere  $\eta_{DWN} < \eta_{UP}$  (și vice-versa, când  $v_{OSC}(t)$  îl conduce pe  $v_{REF}(t)$ ). Cu dimensionarea adecvată a PS, la calarea PLL  $(v_C(t) = \text{const})$ , semnalele oscilatoarelor sunt în fază și pe  $v_{UP}(t)$  și  $v_{DWN}(t)$  apar pulsuri scurte. Practic, se comandă Pompa de Sarcină astfel încât  $v_C(t)$  să nu varieze [6],[7].

### 4.4 Pompa de sarcină și filtrul trece-jos

Pentru ansamblul format din Pompa de Sarcină și Filtrul Trece-Jos I se propune topologia realizabilă cu componente discrete din Fig. 4.6 [6],[7]. Aceasta folosește o structură de filtru activ, ce are avantajul că permite generarea cu rezistențe a curenților constanți ai pompei. Acest fapt se datorează fixării tensiunii de pe intrarea inversoare a amplificatorului operațional (ieșirea pompei) la o valoare constantă (setată de  $V_{CM}$ ). În plus, FTJ I are un rol important în dinamica și stabilitatea buclei PLL [6],[7],[26],[27].



Figura 4.6 Topologia propusă a ansamblului pompă-filtru

Schema din Fig. 4.6 are următoarele componente [6],[7]:

- Filtre reducerea zgomotului de comutare injectat în alimentări;
- *OA* amplificator operațional;
- $R_{DIV}$ ,  $C_{DIV}$  generează tensiunea  $V_{CM}$ , setată la jumătatea alimentării  $V_{DDH}$ ;
- *C<sub>FB</sub>* capacitatea încărcată și descărcată de curenții pompei;
- *R<sub>FB</sub>* rezistență parte a filtrului trece-jos integrator, cu rol în stabilitate;
- *P*<sub>UP</sub>, *N*<sub>DWN</sub> comutatoare PMOS și NMOS pentru activarea curenților pompei;
- $R_{UP}$ ,  $R_{DWN}$  stabilesc valorile curenților de descărcare și încărcare ai pompei;
- Circuitul de comandă și deplasare a nivelului conversia semnalului v<sub>UP</sub>(t) din gama [0, V<sub>DDL</sub>] în [0, V<sub>DDH</sub>] și inversarea acestuia pentru comanda PMOS.

Curenții constanți ai pompei de sarcină din Fig. 4.6 au expresiile [6],[7]:

$$I_{UP} = \frac{V_{DDH}}{2R_{UP}} \qquad I_{DWN} = \frac{V_{DDH}}{2R_{DWN}}$$
(4.5)

În mod ideal, variația tensiunii  $v_C$  după un ciclu de oscilație este [6],[7]:

$$\Delta v_C = \frac{I_{DWN}}{C_{FB}} \cdot t_{DWN} - \frac{I_{UP}}{C_{FB}} \cdot t_{UP} = \frac{V_{DDH}}{2C_{FB}} \left(\frac{t_{DWN}}{R_{DWN}} - \frac{t_{UP}}{R_{UP}}\right)$$
(4.6)

unde  $t_{DWN}$  și  $t_{UP}$  reprezintă duratele pulsurilor de "1" logic ale  $v_{DWN}(t)$ , respectiv  $v_{UP}(t)$ . La calarea circuitului PLL pe frecvența  $f_{ref}$ , tensiunea de comandă nu se mai modifică:

$$\Delta v_C = 0 \Leftrightarrow \frac{t_{DWN}}{R_{DWN}} = \frac{t_{UP}}{R_{UP}} \Leftrightarrow \frac{t_{DWN}}{t_{UP}} = \frac{R_{DWN}}{R_{UP}}$$
(4.7)

Pentru a atinge condiția de calare cu  $\Delta \varphi = 0$ , se impune generarea unor pulsuri de durată egală de către detector [6],[7]. Ca urmare, și rezistențele  $R_{UP}$ ,  $R_{DWN}$  trebuie să fie egale. În realitate apare și un termen de eroare ( $t_{CP}$ ), datorat neîmperecherilor de viteză între căile UP și DWN. În aceste condiții, relația (4.7) devine:

$$\frac{t_{DWN}}{t_{UP} + t_{CP}} = \frac{R_{DWN}}{R_{UP}}$$
(4.8)

O contribuție semnificativă la  $t_{CP}$  este dată de circuitul de deplasare a nivelului necesar pentru comanda tranzistorul PMOS. Ca urmare, sunt investigate pentru acest bloc structuri cu două tipuri de etaje de ieșire:

- în contra-timp ("push-pull") [32],[33],[34] comanda în "1" ("pull-up") cât și comanda în "0" ("pull-down") a ieșirii se realizează cu dispozitive active;
- drenă în gol ("open-drain") [29],[30],[31] doar una dintre structuri este comandată, cealaltă este mereu activă (rezistor sau sursă de curent).

Pentru fiecare dintre aceste două abordări sunt propuse scheme îmbunătățite, prezentate în Fig. 4.7 (contra-timp) [32] și în Fig. 4.8 (etaj drenă în gol) [29],[30],[31]. Pentru varianta în contra-timp (Fig. 4.7) se utilizează tranzistoare mixte (poartă de joasă tensiune, drenă de tensiune ridicată) și structuri de "pull-up" inovatoare (*NNLH<sub>x</sub>*, *PL<sub>x</sub>*) pentru a îmbunătăți viteza ambelor comutații (în "1" și în "0") [32]. În cazul topologiei drenă în gol din Fig. 4.8 se utilizează o configurație cu reacție pentru reducerea timpului de propagare la comutația "1"  $\rightarrow$  "0", menținând o rata de comutare a ieșirii controlată (din considerente de zgomot) [29],[30],[31]. Totuși, având în vedere implementarea cu componente discrete a CP-PLL, se preferă utilizarea unui circuit de deplasare simplu (format doar cu *N<sub>UPB</sub>*, *R<sub>UPB</sub>* și *v<sub>DRV</sub>(t) = v<sub>UP</sub>(t) –* Fig. 4.8). În acest caz, se vor identifica alte soluții pentru compensarea factorului de eroare *t<sub>CP</sub>* (relația (4.8)).



Figura 4.7 Circuitul de comandă și deplasare în contra-timp îmbunătățit [32]



Figura 4.8 Circuitul de comandă-deplasare drenă în gol îmbunătățit [29],[30],[31]

## 4.5 Circuitul de alimentare

După cum a fost sugerat în schemele blocurilor individuale din Fig. 4.2, Fig. 4.4 și Fig. 4.6, pentru funcționarea corectă a CP-PLL este necesară separarea și filtrarea alimentărilor sub-blocurilor circuitului. Ca urmare, este propusă structura de alimentare din Fig. 4.9, în care tensiunile  $V_{DDL}$  și  $V_{DDH}$  sunt obținute din  $V_{DDM}$  cu stabilizatoare liniare reglabile [35], ce au la ieșire baterii de condensatoare de valori mari. Acestea sunt distribuite în stea către sub-blocuri, fiind filtrate de condensatoare adiționale [7].



Figura 4.9 Structura circuitului de alimentare al CP-PLL

# **Capitolul 5**

# Modelarea, Proiectarea și Simularea Circuitului PLL

## 5.1 Modelul Laplace al circuitului PLL

Pentru analiza comportamentului în frecvență al CP-PLL (circuit în comutație), acesta este modelat ca un sistem liniar invariant în timp continuu (Fig. 5.1). În realizarea acestui model sunt luate în considerare următoarele ipoteze simplificatoare [27],[36]:

- Circuitul PLL este deja calat pe semnalul de referință,  $v_R(t)$ ;
- Faza semnalului de referință φ<sub>ref</sub> și cea a semnalului OCT, φ<sub>osc</sub> au variații lente (frecvențe mult mai mici decât cele ale oscilatoarelor), de amplitudine mică. Acestea corespund unor condiții de semnal mic și joasă frecvență [15],[28];
- Efectul acestor variații lente asupra semnalelor din cadrul circuitului PLL este integrat în timp. Astfel, toate semnale sale vor fi modelate ca fiind continue.



Figura 5.1 Circuitul Laplace echivalent al CP-PLL

Circuite de Condiționare a Semnalelor Senzorilor

Pe schema Laplace din Fig. 5.1, se poate calcula transmisia pe bucla CP-PLL deschisă (OL – "Open Loop"), cu întreruperea realizată la ieșirea sa [15],[27],[36],[37]:

$$T(s) = \frac{\Phi_{OSC}(s)}{\Phi_{REF}(s)}\Big|_{OL}$$
(5.1)

Pe baza circuitului din Fig. 5.1, se obține expresia:

$$T(s) = -\frac{I_P}{2\pi} \cdot \frac{R_g}{R_g + R_S} \cdot \frac{1 + sR_{FB}C_{FB}}{sC_{FB} \cdot \left[1 + s(R_g ||R_S)(C_g + C_T + C_{D1})\right]} \cdot \frac{K_{VCO,G}}{s}$$
(5.2)

unde  $I_P/2\pi$  este câștigul ansamblului detector-pompă (Fig. 5.1), conform aproximării lui Gardner [27]. În plus, expresia a fost simplificată presupunând un câștig infinit al operaționalului *OA* (FTJ I) și o impedanță de intrare în OCT pur capacitivă ( $C_T + C_{D1}$ ).

Semnul minus din expresia lui T(s) se datorează modului în care au fost realizate conexiunile la intrarea DFF-PS –  $\Phi_{OSC}(s)$  este legat la intrarea inversoare (creșterea sa conduce la un curent negativ al PS, după cum reiese din Fig. 4.4 și Fig. 4.6). Această conexiune este necesară pentru a compensa valoarea negativă a lui  $K_{VCO,G}$  (relația (4.3)).

În relația (5.2) se observă un pol dublu în origine (OCT și FTJ I), un pol datorat FTJ II și un zero stabilit de FTJ I, conducând la un risc ridicat de instabilitate. Astfel, pentru a obține o imagine cât mai bună despre comportamentul dinamic al PLL, este evaluat și răspunsul în buclă închisă (CL – "Closed Loop") [15],[27],[36],[37]:

$$H(s) = \frac{\Phi_{OSC}(s)}{\Phi_{REF}(s)}\Big|_{CL} = \frac{T(s)}{1+T(s)}$$
(5.3)

### 5.2 Proiectarea oscilatorului comandat în tensiune

Alegerea componentelor Oscilatorului Comandat în Tensiune (OCT) este critică în atingerea majorității cerințelor de proiectare. Prin simulări, s-a constatat atingerea frecvenței de 1 MHz și a condiției de semnal mic cu valorile din Tabelul 5.1 [6],[7],[25].

 $V_{DDL} = 2,7$  V și rezistențele  $R_B$ ,  $R_C$  sunt alese pentru o amplificare în tensiune suficient de mare încât să existe un nivel mic de semnal pe senzor, iar  $R_C$  (2 k $\Omega$  nominal) este reglabilă pentru ajustarea  $f_{osc}$ .  $V_{DDH} = 7$  V este aleasă pentru polarizarea senzorului în regiunea de golire ( $V_G = 4...6$  V – Fig. 3.2). Q este de înaltă frecvență (BFP196 [38]), pentru capacități minime și impact redus asupra  $f_{osc}$  (relația (4.1)). În cazul bobinelor cuplate se alege un transformator disponibil comercial (PWB-2-CL [39]), folosind doar jumătate din inductanțele sale.  $C_{D1}$  și  $C_{D2}$  (decuplare) au valori mai mari decât celelalte capacități din OCT. În fine, pentru rezistența de separare  $R_S$  se alege valoarea nominală de 4 k $\Omega$ , cu posibilitatea de reglare pentru compensarea variațiilor  $R_g$  [6],[7],[25].

Element	$V_{DDL}$	V <sub>DDH</sub>	Q	$R_C$	$R_B$	$L_C$	$L_B$	k	$C_{D1}$	$C_{D2}$	$C_T$	$R_S$
Tip	2,7	7	BFP196	23	6,98	37,5	75	0,5	2	2	120	27
Unitate	V	V	_	kΩ	kΩ	μH	μΗ	_	nF	nF	pF	kΩ

Tabelul 5.1 Tipurile și valorile componentelor oscilatorului comandat în tensiune

Capitolul 5 - Modelarea, Proiectarea și Simularea Circuitului PLL



Figura 5.2 Funcționarea oscilatorului la tensiune de comandă constantă

OCT din Fig. 4.4, având componentele din Tabelul 5.1, este simulat cu modelul pentru domeniul timp al senzorului, la  $v_C = \text{const} = 5$  V. Pe formele de undă obținute (Fig. 5.2), se observă semnalul mic pe senzor ( $v_G(t) - \text{circa } 70 \text{ mV}_{vv}$ ) și  $f_{osc} \cong 1$  MHz.

Simularea este reluată pentru mai multe valori  $v_C$ , conducând la reprezentările din Fig. 5.3. Acestea sunt realizate în funcție de  $v_C$ , dar și de tensiunea  $V_G$  de polarizare a capacității neliniare. În plus, a fost investigat comportamentul atât cu senzorul MOS, cât și cu diode varicap. Pe Fig 5.3 se observă efectul rezistenței  $R_g$  a senzorului – panta caracteristicii frecvență-tensiune scade când reprezentarea este realizată în funcție de  $v_C$  (curbele cu albastru). Cu alte cuvinte, divizorul rezistiv de la intrarea OCT conduce la o diminuare a câștigului său (max{ $K_{VCO,C}$ } < max{ $K_{VCO,G}$ } – relațiile (4.2) și (4.3)).





*Figura 5.3* Variația frecvenței de oscilație în funcție de: (a)  $v_C$  (b)  $V_G$ 

Figura 5.4 Câștigul oscilatorului comandat în funcție de polarizare

Pe baza valorilor din Fig. 5.3.b și a relației (4.3) între frecvență și câștig, rezultă reprezentările  $K_{VCO,G}$  în funcție de  $V_G$  din Fig. 5.4. Comparând graficul albastru din Fig. 5.3.b cu cel din Fig. 5.4, se confirmă că, folosind  $C_T = 120$  pF (Tabelul 5.1), frecvența de 1 MHz se obține în regiunea în care  $K_{VCO,G}$  este aproape de maxim ( $V_G \cong 4,6V$ ).

Este important de menționat că, pentru valorile din Tabelul 5.1, frecvența de tăiere a FTJ II format la intrarea OCT (Fig. 4.3) este de aproximativ 20 kHz. Aceasta conduce la un timp de răspuns mai mare al CP-PLL. Însă, acesta este în continuare neglijabil față de timpul de răspuns al senzorului, de ordinul zecilor de secunde [7],[10].

### 5.3 Proiectarea ansamblului detector-pompă-filtru

Funcționarea DFF și a PS-FTJ I este puternic interdependentă – felul în care sunt generate  $v_{UP}(t)$  și  $v_{DWN}(t)$  influențează variația tensiunii  $v_C(t)$ . Astfel, aceste blocuri sunt proiectate și simultate concomitent. În cazul DFF (Fig. 4.4), se folosesc circuite integrate din familia LVC [40], după cum este indicat în Tabelul 5.2. Acestea au timpii de propagare și de comutare mici și deci necesită rezistențe relativ mari (1 k $\Omega$ ), pentru a limita zgomotul [7]. Pentru rezistoarele de limitare de pe ieșirile UP și DWN sunt alese valori de rezistențe mai reduse, deoarece aceste semnale sunt conectate la porțile tranzistoarelor comutatoare din PS. Acestea au capacități de intrare mai mari decât cele ale circuitelor integrate LVC, justificând valoarea de circa 4 ori mai mică (255  $\Omega$ ).

Element	Repetoare Digitale	Bistabile de tip D	Poarta NAND	$R_{L,R}$	$R_{L,O}$	$R_{L,N}$	R <sub>L,UP</sub>	R <sub>L,DWN</sub>
Tip	SN74LVC125A	SN74LVC74A	SN74LVC1G00	1	1	1	255	255
Unitate	—	—	_	kΩ	kΩ	kΩ	Ω	Ω

Tabelul 5.2 Tipurile și valorile componentelor detectorului de fază și frecvență

Tabelul 5.3	' Tipurile și valor	ile componentelor	r ansamblului	pompă-filtru
-------------	---------------------	-------------------	---------------	--------------

Element	NMOS	PMOS	OA	<b>R</b> <sub>UPB</sub>	RUP	<b>R</b> <sub>DWN</sub>	$R_{FB}$	CFB	<b>R</b> <sub>DIV</sub>	CDIV
Tip	FDC6301N	FDC6302P	OPA2830	50	24	24	0,21,2	2	100	1
Unitate	—			Ω	kΩ	kΩ	kΩ	nF	kΩ	nF

Valorile și tipurile elementelor din ansamblul PS-FTJ I (Fig. 4.6), prezentate în Tabelul 5.3, sunt alese având în vedere frecvența de lucru de 1 MHz [6],[7]. Astfel, în cazul componentelor active, capacitățile parazite reduse și timpii de răspuns scăzuți reprezintă caracteristici esențiale. În plus, se are în vedere funcționarea cu  $V_{DDL} = 2,7$  V și  $V_{DDH} = 7$  V (Tabelul 5.1). Ca urmare, sunt alese tranzistoare pentru aplicații digitale: FDC6301N [41] pentru  $N_{DWN}$  (Fig. 4.6) și  $N_{UPB}$  (Fig. 4.8), FDC6302P [42] pentru  $P_{UP}$  (Fig. 4.6) [6],[7]. Pentru *OA* se alege amplificatorul de viteză OPA2830 [43]. Același amplificator este folosit și pentru Repetorul de Tensiune ce generează  $v_{OUT}(t)$  (Fig. 4.1).

Rezistențele  $R_{UP}$  și  $R_{DWN}$  au fost setate nominal la 2 k $\Omega$  [6], pentru a avea curenți egali ai PS (1,75 mA – relațiile (4.5)). Însă, după cum arată expresia (4.8), ele pot fi folosite pentru a compensa neîmperecheri ale celor două căi UP și DWN [21]. Ca atare, ele vor fi ajustabile până la 4 k $\Omega$ .  $R_{FB}$ ,  $C_{FB}$  sunt alese pentru a avea un comportament stabil al CP-PLL.  $R_{FB}$ , cu valoarea nominală de 200  $\Omega$ , este reglabil pentru a permite ajustarea frecvenței zeroului FTJ I (relația (5.2)) în cazul instabilității circuitului.

 $R_{DIV}$ ,  $C_{DIV}$  au valori ce conduc la un consum redus și la o reducere cu >40 dB a zgomotului de comutare injectat din  $V_{DDH}$  în  $V_{CM}$  (Fig. 4.6) – frecvența de tăiere este de ~3 kHz (de ~300 ori mai mică față de frecvența de lucru de 1 MHz). În fine,  $R_{UPB}$  este aleasă pentru un compromis între viteză și consum [6],[7]. Cu  $R_{UPB} = 50 \Omega$ , curentul consumat atunci când  $N_{UPB}$  este în conducție este relativ ridicat,  $V_{DDH}/R_{UPB} \cong 140$  mA (Fig. 4.8). Însă, la calarea CP-PLL, pulsurile de "1" logic ale  $v_{UP}(t)$  sunt scurte. Astfel, curentul consumat de circuitul de deplasare în regim staționar va fi mult mai mic [6],[7].

Ansamblul detector-pompă-filtru proiectat este simulat cu  $R_{UP} = R_{DWN} = 2 \text{ k}\Omega$ , aplicând la intrare  $v_R(t)$  și  $v_O(t)$  cu diferite defazaje  $\Delta \varphi = \varphi_{ref} - \varphi_{osc}$  ( $-\pi$ , 0, și  $\pi$ ). Pe răspunsul  $v_C(t)$  (Fig 5.5), se observă că la defazaj nul, tensiunea nu este constantă (cazul ideal), ci scade lent. Această variație se datorează faptului că întârzierile și duratele de comutare ale căilor UP și DWN nu sunt egale, după cum a fost sugerat prin relația (4.8). Acest comportament este confirmat de formele de undă detaliate din Fig. 5.6 ( $\Delta \varphi = 0$ ).



Figura 5.5 Funcționarea ansamblului detector-pompă-filtru pentru diferite defazaje



Figura 5.6 Formele de undă pentru detector-pompă-filtru pentru defazaj nul

Pe Fig. 5.6, se observă că valoarea de vârf a curentului  $i_{UP}(t)$  este mai mare decât cea a  $i_{DWN}(t)$ . Astfel, pentru calibrarea ansamblului este necesară creșterea rezistenței  $R_{UP}$ . Pentru evaluarea eficacității soluției, se utilizează curentul mediu al pompei în funcție de defazaj, calculat pe baza vitezei de variație  $dv_C/dt$  medii:

$$\overline{I_{CP}(\Delta \varphi)} = -C_{FB} \cdot \frac{\overline{\mathrm{d}v_C}}{\mathrm{d}t} (\Delta \varphi)$$
(5.4)

Cu  $R_{UP}$  = 3,35 k $\Omega$ , se obține dezideratul de curentul nul la  $\Delta \varphi$  = 0 (Tabelul 5.4).

Mărime	$R_U$	$m_P = R_{DWN} = 2$	2 kΩ	$R_{UP}=3$	Unitate		
Δφ	$-\pi$	0	π	$-\pi$	0	π	rad
$\overline{I_{CP}(\Delta \phi)}$	-0,953	0,012	0,939	-0,970	0,000	0,555	mA

Tabelul 5.4 Curenții medii ai pompei de sarcină în funcție de defazaj

## 5.4 Proiectarea circuitului de alimentare

Schema simplificată a circuitului de alimentare, cu detalierea stabilizatoarelor reglabile menționate, este prezentată în Fig. 5.7. În această figură, capacitățile totale de pe liniile  $V_{DDL}$  și  $V_{DDH}$  au fost reprezentate simplificat ( $C_{DLT}$ , respectiv  $C_{DHT}$ ). Pentru componentele circuitului (Fig. 4.9, Fig. 5.7), se aleg valorile din Tabelele 5.5 și 5.6.



Figura 5.7 Schema simplificată a circuitului de alimentare

Element	LDO V <sub>DDL</sub>	LDO V <sub>DDH</sub>	V <sub>DDM</sub>	$R_{L1}$	$R_{LV}$	$R_{L2}$	$R_{H1}$	<i>R</i> <sub>HV</sub>	$R_{H2}$
Tip	TPS7A4501	TPS7A4501	10	3,0	2,0	3,0	0,5	1,0	2,0
Unitate	—	—	V	kΩ	kΩ	kΩ	kΩ	kΩ	kΩ

Tabelul 5.5 Stabilizatoarele și rezistențele din circuitul de alimentare

Tabelul 5.6 Componentele reactive din circuitul de alimentare

Element	$C_{DLI}/C_{DHI}$ $C_{DLO,x}/C_{DHO,x}$		$C_{DL,x}/C_{DH,x}$	$C_{DH,DO}/C_{DH,DR}$	$Z_{SL,x}/Z_{SH,x}$
Valoare	10 µF	$220\mu F \  10\mu F \  100nF$	$10\mu F \  100~nF$	10 µF	$0 \ \Omega$

A fost ales TPS7A4501, deoarece are tensiunea reglabilă între 1,21 V și 20 V, ceea ce permite obținerea  $V_{DDL}$  și  $V_{DDH}$  cu același tip de stabilizator [35]. Rezistențele au fost alese pentru a obține valorile  $V_{DDL} = 2,7$  V și  $V_{DDH} = 7$  V necesare blocurilor. Simulând circuitul de alimentare proiectat, se obține un raport de rejecție a tensiunii de alimentare *PSRR* > 40 dB [44] pentru  $V_{DDL}$  și  $V_{DDH}$ , la frecvențe între 1 Hz și 100 MHz.

### 5.5 Simularea circuitului PLL complet

Pentru început, CP-PLL este simulat în frecvență, folosind schema Laplace din Fig 5.1 și modelul senzorului MOS pentru acest tip de simulări. Se obțin astfel marginile de fază ale transmisiei pe bucla deschisă ( $PM_T$ ) și ale răspunsului în buclă închisă ( $PM_H$ ) din Tabelul 5.7. Criteriul uzual de stabilitate implică  $PM_T > 0$ , încât semnalul să nu fie adus în antifază la intrarea inversoare a buclei [15]. Se observă însă  $PM_T < 0$ . Pe de altă parte, circuitul real funcționează în buclă închisă și metrica mai relevantă este  $PM_H > 0$ (indică stabilitate). În plus, sisteme aparent instabile în buclă deschisă pot avea răspuns în buclă închisă stabil, în special dacă conțin integratoare (cazul FTJ I) [45],[46],[47].

$V_B$ [V]	1,93	2,87	4,05	4,34	4,62	4,95	5,37	5,88
<i>PM</i> <sub>T</sub> [°]	-27,6	-34,4	-39,4	-44,7	-47,1	-45,7	-40,7	-33,2
<i>PM<sub>H</sub></i> [°]	66,2	78,3	86,7	95,2	99,1	96,8	88,8	76,2

Tabelul 5.7 Marginile de fază în funcție de polarizarea senzorului

În continuare, circuitul CP-PLL este simulat în domeniul timp, utilizând toate blocurile proiectate, mai puțin Circuitul de Alimentare (comportament aproape ideal). Pentru OREF este considerată schema din Fig. 4.2, fără senzorul MOS, și aceleași valori de componente ca pentru OCT (Tabelul 5.1). Într-o primă etapă, sunt conectate în OCT diodele varicap  $D_{VCO}$  (Fig. 4.2), conform Metodei de Calibrare 1 (MC1), și se aplică tensiuni  $V_{IN}$  între 3...7 V. În funcționare corectă,  $v_C = V_{IN}$ , conform (4.4) [21]. Similar, partea continuă a  $v_G(t)$  ( $V_G$ ) este egală cu cea a  $v_{GR}(t)$  din OREF ( $V_{GR}$ ). În plus, deoarece diodele au rezistență mare,  $V_{GR} = V_{IN}$  și  $V_G = v_C$ . Însă, formele de undă din Fig. 5.8 arată un comportament eronat –  $v_C$  nu este egal cu  $V_{IN}$  (calare incorectă). În plus, cu toate că  $f_{ref}$  este urmărită de  $f_{osc}$ , se observă că aceasta din urmă are zgomot de tip "jitter" [21].



Figura 5.8 Funcționarea CP-PLL cu diode varicap, înainte de calibrare



Figura 5.9 Funcționarea CP-PLL cu diode varicap, înainte de calibrare (detaliu)

Pe formele de undă detaliate din cazul  $V_{IN} = 5$  V (Fig. 5.9), se observă că, similar cu Fig. 5.6, curenții  $i_{UP}(t)$  și  $i_{DWN}(t)$  nu se suprapun. Ca urmare, pe  $v_C(t)$  apare un zgomot semnificativ, generat de căderea de tensiune pe  $R_{FB}$  [21]. Acesta este injectat în OCT, modificându-i curba frecvență-tensiune și conducând la apariția erorilor  $v_C - V_{IN}$ . În plus, un comportament oscilant al deplasării frecvenței produce zgomotul "jitter" [21]. În continuare, se extrage câștigul OCT la tensiunile din Fig. 5.8, iar reprezentând grafic erorile se observă o dependență liniară de  $1/|K_{VCO,G}|$  (Fig. 5.10) [21].

Pentru corectarea erorilor,  $R_{UP}$  este crescut la 3,1 k $\Omega$  (similar cu Tabelul 5.4). În acest fel, eroarea este redusă de la valori de sute de mV la maxim zeci de mV, după cum este arătat în Tabelul 5.8. În plus, reluând simularea cu senzori MOS în ambele oscilatoare (posibil doar în simulări), se obțin de asemenea erori de ordinul mV [21].



Figura 5.10 Corelația între eroarea CP-PLL și câștigul OCT

<i>V</i> <sub><i>IN</i></sub> [V]	3,0	3,5	4,0	4,5	5,0	5,5	6,0	6,5
Necalibrat [mV]	778	636	513	408	319	224	169	126
Calibrat [mV]	10	7	4	2	1	-22	-23	-18
Senzor MOS [mV]	0	-1	-3	-6	-3	-2	-2	-10

Tabelul 5.8 Erorile PLL, înainte și după calibrare cu MCl

# **Capitolul 6**

# Implementarea și Validarea Experimentală a Circuitului PLL

## 6.1 CP-PLL I – Implementare fizică

Prima versiune implementată a circuitului de condiționare (CP-PLL I) are la bază o versiune mai simplă a arhitecturii de prelucrare a semnalului. Față de topologia a cărei proiectare a fost prezentată în capitolele anterioare, CP-PLL I nu include:

- Soluția de limitare cu rezistențe a evenimentelor di/dt ale circuitelor digitale;
- Conexiunea în stea pe alimentări în plus,  $V_{DDL}$  și  $V_{DDH}$  sunt externe;
- Diode varicap s-a presupus că OREF poate conține un senzor MOS referință;
- Rezistența de separare de 4 k $\Omega$  rezistența paralelă a senzorului  $R_g$  (Fig 3.3) a fost inițial presupusă neglijabil de mare, astfel încât s-a ales  $R_S = 10$  k $\Omega$ .

Versiunea CP-PLL I a fost implementată într-un cablaj cu componente majoritar de tip SMD [48] (de tipul 0805, pentru cele pasive), în două straturi. S-a folosit tehnica planului de masă, pentru a minimiza inductanța parazită a acestei conexiuni [49]. Cu toate acestea, CP-PLL I nu a funcționat practic, cauzele identificate fiind rezistența de separare prea mare (raportat la  $R_g$ ) și zgomotul de comutație injectat în alimentări.

## 6.2 CP-PLL II – Implementare fizică și validare

Circuitul prototip CP-PLL II este realizat pornind de la prima versiune, cu următoarele îmbunătățiri, bazate în principal pe observații experimentale [7]:

- Pentru simplitate, OREF nu este inclus,  $v_R(t)$  fiind furnizat de un generator;
- Limitarea vitezei d*i*/d*t* a curenților circuitelor digitale (ca în Fig. 4.4);
- Alimentările diferitelor blocuri sunt separate și filtrate. Însă, *V*<sub>DDL</sub> și *V*<sub>DDH</sub> sunt în continuare generate de surse externe (nu cu stabilizatoare);
- $R_s$  a fost redusă la 2 k $\Omega$ , pentru care s-a observat funcționarea corectă a PLL;
- Valori ușor diferite pentru unele componente.

Circuitul astfel obținut este implementat pe o placă de prototipare (breadboard) cu componente THD [48], iar pentru cele în capsule SMD se folosesc plăci de adaptare.



Figura 6.1 Caracteristicile  $C_g(V_G)$  ale senzorului S1 cu și fără hidrogen [7]

Pentru măsurătorile cu CP-PLL II sunt utilizați trei senzori MOS cu aceeași structură ca dispozitivul analizat în Capitolul 3 (denumiți S1, S2 și S3). Curbele  $C_g(V_G)$  ale S1 sunt prezentate în Fig. 6.1, fiind obținute cu caracterograful Keithley în aceleași condiții precum curbele de referință din Fig. 3.2 (100 mV<sub>vv</sub>, 1 MHz, 100 °C) [7]. Dacă se alege tensiunea de polarizare inițiala  $V_G(0 \text{ ppm}) \cong 5,3 \text{ V}$  și se consideră capacitatea constantă ( $C_g \cong 96,8 \text{ pF}$ ), la creșterea concentrației se obține  $V_G(1600 \text{ ppm}) \cong 4,55 \text{ V}$ . Astfel, deplasarea  $\Delta V_{0-1600}$ , ce indică prezența H<sub>2</sub>, este în acest caz de circa 0,75 V.

În continuare, este verificată acuratețea circuitului CP-PLL II în detecția H<sub>2</sub>. În acest scop, este măsurată  $\Delta V_{0-1600}$  pentru cei trei senzori (S1, S2, S3), atât cu PLL cât și cu caracterograful. Valoarea  $V_G(0 \text{ ppm})$  este aleasă diferit pentru fiecare senzor, pentru sensibilitate optimă. Concentrația este variată de la 0 la 1600 ppm, crescând cu 400 ppm la 6 minute, pentru a permite stabilizarea sistemului. Pe durata acestui proces, senzorul MOS este conectat la PLL. Înainte și după această procedură, se extrag curbele C-V cu caracterograful (la 0 ppm și 1600 ppm). Se obțin astfel valorile  $\Delta V_{0-1600}$  din Fig. 6.2 [7].

Pe Fig. 6.2, la măsurătoarea cu CP-PLL II și senzorul S1, tensiunea scade cu **0,77 V** pe întreaga gamă de concentrație. În acest caz, s-a folosit  $V_G(0 \text{ ppm}) \cong 5,3 \text{ V}$ , ca și în Fig. 6.1 (unde deplasarea este similară, de **0,75 V**) [7]. În plus, și în celelalte două cazuri, diferențele între cele două metode de măsură sunt  $\leq 110 \text{ mV}$ . Astfel, se confirmă că topologia PLL propusă poate fi folosită pentru detecția de H<sub>2</sub>, oferind performanțe similare cu ale caracterografului, dar într-o formă portabilă.



Figura 6.2 Deplasarea tensiunii măsurată cu caracterograful și cu CP-PLL II [7]

## 6.3 CP-PLL III – Implementare fizică și validare

Rezultatele bune obținute cu prototipul CP-PLL II au demonstrat viabilitatea topologiei PLL ca circuit de condiționare a semnalului senzorului SiC-MOS. Astfel, procesul de proiectare a fost reluat (cel prezentat în Capitolele 4 și 5), având în vedere observațiile experimentale legate de limitarea zgomotului de comutare și de rezistența  $R_g$  scăzută a senzorului. Cu soluțiile pentru aceste probleme dar și alte modificări (de exemplu, circuitul de alimentare), se obține schema variantei CP-PLL III din Fig. 6.3.



Figura 6.3 Schema implementată în cablaj a variantei de circuit CP-PLL III



Figura 6.4 Circuitul CP-PLL III implementat

Pentru CP-PLL este realizat un cablaj imprimat (Fig. 6.4), urmărind două direcții majore de proiectare: conexiuni în stea pe alimentări (Fig. 4.9) și testabilitate (posibilitatea de a deconecta sub-blocurile).

Validarea CP-PLL III începe prin alimentarea cu  $V_{DDM}$  și reglarea tensiunilor interne:  $V_{DDL} = 2,7$  V și  $V_{DDH} = 7$  V (Tabelul 5.1). Apoi, se testează OCT cu diodele varicap conectate și  $v_C = 2$  V (Fig. 4.2). Se obțin formele de undă din Fig. 6.5, în care amplitudinea vârf-la-vârf a  $v_{OUT}(t) \cong v_G(t)$  este de circa 75 mV<sub>vv</sub> (funcționare la semnal mic).



Figura 6.5 Formele de undă măsurate ale OCT pentru circuitul CP-PLL III



Figura 6.6 Caracteristicile frecvență-tensiune ale oscilatoarelor din CP-PLL III

O diferență semnificativă apare în cazul  $f_{osc} \cong 1,22$  MHz, cu ~20% mai mare față de valoarea dorită (1 MHz). Ca urmare, sunt testate ambele oscilatoare (fără diode varicap) și se obțin  $f_{ref} = 1,48$  MHz și  $f_{osc} = 1,25$  MHz – pentru OREF, modificarea față de simulări este și mai mare. În continuare, se încearcă calibrarea celor două oscilatoare pentru ca frecvențele lor să fie cât mai apropiate. Astfel, este urmărită reducerea  $f_{ref}$  prin creșterea  $C_{TR}$  (Fig. 6.3) de la 120 pF la 240 pF. Apoi, cu diodele varicap conectate și  $v_C = V_{IN} = 6$  V, se reglează  $R_C$  la 2,63 k $\Omega$ , obținând  $f_{osc} = f_{ref} = 1,17$  MHz. Caracteristicile frecvență-tensiune măsurate pentru oscilatoarele reglate sunt arătate în Fig. 6.6. Din cauza diferențelor între cele două curbe, Metoda de Calibrare 1 nu poate fi folosită.

Cu întregul CP-PLL III conectat, se obțin formele de undă din Fig. 6.7, pe care se observă calarea circuitului, prin  $v_{OUT}(t)$  = constant și prin pulsurile scurte generate pe  $v_{UP}(t)$  și  $v_{DWN}(t)$ . Curentul consumat de CP-PLL III calat din  $V_{DDM}$  este ~17 mA.



Figura 6.7 Formele de undă măsurate ale circuitului CP-PLL III

Cu funcționarea CP-PLL III validată, se propune Metoda de Calibrare 2 (MC2):

- 1) Cu OCT deconectat de PLL, se extrage característica sa  $f_{osc}(v_C)$ ;
- 2) Cu întregul CP-PLL conectat, se variază  $V_{IN}$  și se extrage caracteristica  $v_C(f_{ref})$ ;
- Se reprezintă cele două caracteristici în coordonate frecvență-tensiune. Dacă CP-PLL funcționează corect, ele trebuie să se suprapună.

Metoda de Calibrare 2 este mai elaborată, însă are avantajul că poate fi utilizată și cu senzorul, după cum este arătat în Fig. 6.8 ( $R_C$  setat la 3 k $\Omega$  pentru ajustarea  $f_{osc}$ ).



Figura 6.8 Metoda de Calibrare 2 aplicată pentru CP-PLL III, cu senzorul MOS S4



Figura 6.9 Eroarea PLL-ului decalibrat versus inversul câștigului OCT

Pe Fig. 6.8 se observă suprapunerea între caracteristica OCT (albastru) și cea a CP-PLL inițial (roșu –  $R_{UP} = R_{DWN} = 2 \text{ k}\Omega$ ). Erorile calculate cu Matlab între cele două curbe sunt <100 mV, pentru toate tensiunile  $v_C$ . Acest rezultat arată că CP-PLL III este calibrat deja, fără ajustarea rezistențelor din Pompa de Sarcină. În continuare, este decalibrat intenționat circuitul, prin setarea  $R_{DWN}$  la 4 k $\Omega$  (curba verde – Fig. 6.8), pentru a valida neîmperecherea căilor UP și DWN ale pompei ca sursă de eroare. În acest caz, curba PLL nu se suprapune peste cea OCT. În plus, evaluând câștigul OCT, se observă că eroarea între curbe este proporțională cu 1/ $|K_{VCO,C}|$  (Fig. 6.9), similar cu Fig. 5.10.

Cu CP-PLL III confirmat calibrat, se realizează măsurători de detecție de H<sub>2</sub>. Mai întâi, se reglează OCT încât senzorul MOS să lucreze în regiunea de golire, pentru câștig  $K_{VCO,G}$  ridicat și sensibilitate la H<sub>2</sub> maximă. În acest caz, se folosește un senzor S4, având curba  $C_g(V_G)$  din Fig. 6.10.a. Astfel, prin modificarea  $R_C$  la 2,81 k $\Omega$ , se obține polarizarea senzorului în regiunea dorită: OCT necesită  $V_G = 3,3$  V la  $f_{ref} = 1,204$  MHz. Capacitatea constantă asociată lui  $V_G(0 \text{ ppm}) = 3,3$  V este ~107,05 pF. Deplasarea curbei văzută pe caracterograf în acest caz este  $\Delta V_{0-1600}|_{\text{Keithley}} \cong 895$  mV. CP-PLL III furnizează o valoare comparabilă  $\Delta V_{0-1600}|_{\text{PLL}} = 900$  mV (Fig. 6.10.b). Între cele două valori, există o diferență mai mică de 1%. În consecință, este validată topologia de tip PLL cu Pompă de Sarcină propusă ca circuit de condiționare pentru senzori MOS.



**Figura 6.10** Detecția de  $H_2$  cu S4: (a) curba  $C_g(V_G)$  (b) tensiunea PLL vs. conc.  $H_2$ 

## **Capitolul 7**

## Concluzii

### 7.1 Rezultate obținute

Prezenta lucrare de doctorat a urmărit dezvoltarea unui circuit de condiționare (prelucrare) a semnalelor senzorilor de tip condensator MOS folosiți în detecția de H<sub>2</sub>. Procesul a pornit de la ideea inovatoare de a folosi în premieră o arhitectură consacrată, Bucla cu Calare pe Fază (PLL), ca interfață pentru senzori capacitivi neliniari. Astfel, este identificată ca optimă topologia de tip PLL cu Pompă de Sarcină (CP-PLL).

Pentru realizarea circuitului s-au urmărit etapele uzuale: caracterizarea senzorului (**Capitolul 3**), dezvoltarea schemelor blocurilor (**Capitolul 4**), alegerea valorilor componentelor și simularea (**Capitolul 5**), implementarea în cablaj și validarea experimentală (**Capitolul 6**). Prin acest proces au fost scoase în evidență principalele provocări ce intervin în realizarea acestui tip de circuit, în special în cazul implementării cu componente discrete. Pentru aceste limitări au fost propuse soluții, însemnând fie modificarea schemei, fie calibrarea circuitul implementat fizic. În acest sens, au fost propuse două metode de calibrare, ce permit evaluarea și corecția erorilor circuitului PLL. Rezultatele măsurătorilor cu varianta finală a circuitului (CP-PLL III, erori <1% la detecția de H<sub>2</sub>) au validat atât viabilitatea arhitecturii PLL ca interfață pentru senzori de tip capacitate neliniară, cât și metodologia de proiectare urmată.

Toate cerințele de proiectare impuse la începutul **Capitolului 4** sunt atinse cu ultima variantă a circuitului (CP-PLL III), după cum demonstrează Tabelul 7.1.

Nr.	Cerință	Rezultat	Observație
1	Substratul senzorului la masă	$\checkmark$	Topologie Armstrong pentru OCT
2	Polarizări între 16 V	$\checkmark$	PS și FTJ I alimentate de tensiunea $V_{DDH} = 7$ V
3	Frecvența de lucru de 1 MHz	$\checkmark$	Frecvențe de ~1,21,3 MHz, nu reduc precizia
4	Semnal mic (≤100 mV <sub>vv</sub> )	$\checkmark$	Amplitudinea semnalului pe senzor de 75 m $V_{pp}$
5	Funcționare cu $R_g$ redus	$\checkmark$	Calare corectă cu $R_S = 4 \text{ k}\Omega$
6	Erori ≤100 mV	$\checkmark$	$\leq 100 \text{ mV}$ în toate testele (<10 mV cu H <sub>2</sub> )
7	Posibilitatea de calibrare	$\checkmark$	Calibrarea OCT a fost esențială pentru testare

Tabelul 7.1 Validarea cerințelor de proiectare (varianta CP-PLL III)

## 7.2 Contribuții originale

Lucrarea de doctorat cuprinde contribuțiile originale diseminate pe perioada studiilor prin participări la conferințe, publicații în jurnale de specialitate, precum și prin două brevete de invenție:

- 1) Sinteză din literatura de specialitate și investigații legate de:
  - Sistemele de achiziții de date și rețele de senzori [12],[13].
  - Performanțele circuitelor de măsurare cu senzori [10],[11],[12],[13].
  - Senzorii de gaz, cu accent pe cei capacitivi.
  - Circuite de condiționare (prelucrare) a semnalului senzorilor capacitivi.
  - Arhitecturi PLL și scheme pentru blocurile unui PLL cu Pompă de Sarcină.
- 2) Caracterizarea și modelarea senzorilor de hidrogen de tip condensator MOS:
  - Extragerea cu caracterograful în diferite condiții (temperatură, concentrație) a curbelor capacitate-tensiune, rezistență-tensiune [3].
  - Investigarea efectului umidității asupra comportamentului senzorului [3].
  - Tehnici de modelare pentru dispozitive neliniare [14],[15],[16],[17].
  - Dezvoltarea și validarea a două modele Verilog-A pentru simulări SPICE.
  - Modelarea senzorului cu două diode varicap SMV1237 în paralel [1].
  - Discuție cu privire la două principii de măsurare posibile cu senzorul MOS: la tensiune de polarizare constantă sau la capacitate constantă [3], [6].
- 3) Identificarea arhitecturii PLL (mai precis, cea de PLL cu Pompă de Sarcină, CP-PLL) ca implementare optimă a principiului capacității constante [1], [3].
- Alegerea şi dezvoltarea schemelor de principiu pentru blocurile de bază ale CP-PLL, astfel încât să asigure condițiile de funcționare necesare senzorului SiC-MOS şi să permită realizarea cu componente discrete:
  - Adaptarea topologiei Armstrong, pentru folosirea ca Oscilator Comandat în Tensiune și Oscilator de Referință în cadrul CP-PLL [1],[3],[6].
  - Limitarea curenților circuitelor digitale din Detectorul de Fază și Frecvență, modificare esențială pentru reducerea zgomotului de comutare în implementarea în cablaj. Compromisul între viteză și zgomot [2],[3],[7],[8].
  - Dezvoltarea unei topologii pentru ansamblul Pompă de Sarcină Filtru Trece-Jos care să permită generarea facilă a unor curenți constanți, fără utilizarea unor surse de curent [1],[3].
  - Elaborarea Metodei de Calibrare 1, bazată pe înlocuirea senzorului cu diode varicap și pe utilizarea a două oscilatoare identice în cadrul PLL [1].

- 5) Identificarea circuitului de deplasare a nivelului și de comandă a tranzistorului PMOS din Pompa de Sarcină ca bloc critic din punctul de vedere al întârzierii. În consecință, s-au realizate următoarele investigații în vederea reducerii timpilor de propagare ai acestui bloc:
  - Comparație între arhitecturile cu etaj de ieșire de tip drenă în gol [2],[7],[8] și cele cu etaj în contra-timp [4],[5],[9].
  - Dezvoltarea unui circuit cu etaj în contra-timp îmbunătățit [4].
  - Contribuții la dezvoltarea unui circuit drenă în gol îmbunătățit [2],[7],[8].
  - Alegerea unui circuit de tip drenă în gol simplificat, ca urmare a limitărilor impuse de implementarea cu componente discrete [3].
- 6) Dezvoltarea unui circuit de alimentare dedicat pentru CP-PLL:
  - Investigarea a două topologii de alimentare pentru circuite de condiționare a semnalelor senzorilor: în lanț [11] și în stea [3].
  - Implementarea în cazul CP-PLL a structurii în stea [3], cu tensiuni de alimentare generate de stabilizatoare liniare, pentru a minimiza zgomotul generat de circuitele în comutație.
- 7) Modelarea, dimensionarea și simularea circuitului de condiționare CP-PLL:
  - Modelarea ca sistem liniar invariant în timp continuu a circuitului PLL.
  - Alegerea tipurilor și valorilor componentelor schemei, pe baza unor dezvoltări analitice și a rezultatelor de simulare [1],[3].
  - Simulări în domeniul frecvență, cu modelul de sistem liniar al CP-PLL și modelul Verilog-A pentru *AC* al senzorului MOS.
  - Simulări în domeniul timp, folosind schema reală a CP-PLL și modelul Verilog-A pentru *transient* al senzorului MOS [1],[3].
  - Reducerea erorilor folosind Metoda de Calibrare 1 și identificarea ca sursă de imprecizie a neîmperecherii de viteză din Pompa de Sarcină [1].
- 8) Implementarea fizică și validarea experimentală a circuitului CP-PLL:
  - Implementarea în două variante de cablaj imprimat și una prototip [3].
  - Validarea funcționării Oscilatorului Comandat în Tensiune [3],[6].
  - Validarea funcționării circuitului de condiționare CP-PLL [3].
  - Elaborarea Metodei de Calibrare 2, bazată pe identitatea între caracteristica Oscilatorului Comandat în Tensiune și cea a CP-PLL.
  - Confirmarea experimentală a neîmperecherii vitezelor celor două căi din Pompa de Sarcină ca sursă de eroare.
  - Măsurători de detecție a H<sub>2</sub> (CP-PLL versus caracterograf) [3].

## 7.3 Lista lucrărilor originale

În continuare, sunt listate lucrările publicate pe tematica tezei de doctorat, în care se regăsesc contribuțiile originale descrise în secțiunea anterioară. Aceste lucrări au fost citate în capitolele tezei în ordinea apariției informațiilor (citările marcate cu verde), însă mai jos au fost listate renumerotat:

[1] **A. Enache**, F. Drăghici, G. Brezeanu, *A Calibration Technique of Charge-Pump PLL Readout Circuit for SiC-MOS Capacitor Hydrogen Sensors*, acceptată pentru susținere publică la **2024 International Semiconductor Conference (CAS)**, Sinaia, România, 9-11 Octombrie 2024, **IEEE**.

 [2] A.M. Drăgan, A. Neguţ, A. Enache, I. Hurez, V. Anghel, G. Brezeanu, In Focus: Data Hold Time for Temperature Sensors with High Speed I<sup>2</sup>C Interface în Proceedings of 2023 International Semiconductor Conference (CAS), Sinaia, România, 11-13 Octombrie 2023, IEEE, DOI: 10.1109/CAS59036.2023.10303655.

[3] A. Enache, F. Drăghici, F. Mitu, R. Pascu, G. Pristavu, M. Pantazică, G. Brezeanu, *PLL-Based Readout Circuit for SiC-MOS Capacitor Hydrogen Sensors in Industrial Environments* în Sensors, 22(4), 1462, 14 Februarie 2022, ISI Q1 (2022), WOS: 000769505800001.

[4] A. Enache, A.M. Drăgan, A. Tache, *Digital Buffer Circuit*, Patent US10707872B1, 7 Iulie 2020.

[5] A.M. Drăgan, A. Enache, A. Neguț, A.M. Tache, G. Brezeanu, *An Improved I/O Pin for Serial Communication Interfaces* în Romanian Journal of Information Science and Technology, 22(2), pp. 158-180, 2019, ISI Q1 (2024), WOS: 000472166600006.

[6] A. Enache, F. Drăghici, G. Pristavu, G. Brezeanu, *Voltage Controlled Oscillator* for Small-Signal Capacitance Sensing, în Proceedings of 2019 International Semiconductor Conference (CAS), Sinaia, România, 9-11 Octombrie 2019, ISI, WOS: 000514295300068.

[7] A.M. Drăgan, A. Enache, A. Neguț, A.M. Tache, G. Brezeanu, A Fast Response Output Buffer for an I<sup>2</sup>C High Speed Interface în Proceedings of the 2019 International Semiconductor Conference (CAS), Sinaia, România, 9-11 Octombrie 2019, ISI, WOS: 000514295300029.

[8] A.M. Drăgan, A. Enache, A. Neguț, A.M. Tache, G. Brezeanu, *An improved digital output buffer for a digital temperature sensor with an I2C high speed interface* în Solid State Electronic Letters, 1(2), pp. 147-151, Iulie 2019, SCOPUS, DOI: 10.1016/j.ssel.2020.01.003.

[9] A.M. Drăgan, A. Enache, A. Neguț, A.M. Tache, G. Brezeanu, *A High Performance Mixed-Voltage Digital Output Buffer* în Proceedings of the 2018 International Semiconductor Conference (CAS), Sinaia, România, 10-12 Octombrie 2018, ISI, WOS: 000514386700034.

[10] I. Rusu, G. Brezeanu, G. Pristavu, F. Drăghici, **A. Enache**, B. Bucur, M.P. Bucur, R.G. Lucian, *Potențiostat de zgomot redus pentru măsurători amperometrice în soluții agitate magnetic*, **Brevet RO133208A2**, 29 Martie 2019.

[11] **A. Enache**, I. Rusu, B. Bucur, F. Drăghici, G. Pristavu, M.P. Bucur, F. Enache, G. Brezeanu, *Experimental characterization of a high accuracy amperometric sense and control circuit for three-electrode biosensors* în **Proceedings of the 2017 International Semiconductor Conference (CAS)**, Sinaia, România, 11-14 Octombrie 2017, ISI, WOS: 000425844500037.

[12] A. Enache, I. Rusu, F. Drăghici, G. Pristavu, G. Brezeanu, F. Enache, *High Accuracy Amperometric Sense and Control Circuit for Three-electrode Biosensors* în Romanian Journal of Information Science and Technology, 19(3), pp. 295-308, 2016, ISI Q1 (2024), WOS: 000405151400008.

[13] A. Enache, I. Rusu, F. Drăghici, G. Brezeanu, G. Pristavu, F. Enache, *Smart Sensor for Chemical Compounds Concentration* în **Proceedings of the 2016 International Semiconductor Conference (CAS)**, Sinaia, România, 10-12 Octombrie 2016, ISI, WOS: 000391323300041.

[14] G. Pristavu, D.T. Oneață, R. Pascu, A.E. Marcu, M.C. Şerbănescu, A. Enache, F. Drăghici, G. Brezeanu, *Accurate Numerical Methods for Modeling Forward Characteristics of High Temperature Capable Schottky Diodes* în Romanian Journal of Information Science and Technology, 27(2), pp. 196-206, 2024, ISI Q1 (2024), DOI: 10.59277/ROMJIST.2024.2.06.

[15] G. Pristavu, G. Brezeanu, D.T. Oneață, R. Pascu, F. Drăghici, M. Şerbănescu, A. Enache, *Lagging Thermal Annealing for Barrier Height Uniformity Evolution of Ni/4H-SiC Schottky Contacts* în IEEE Transactions on Electron Devices, 71(4), pp. 2805-2809, 4 Aprilie 2024, ISI Q2 (2022), WOS: 001163968300001.

[16] R. Pascu, G. Pristavu, D.T. Oneață, G. Brezeanu, C. Romanițan, N. Djourelov, A. Enache, F. Drăghici, A.M. Ivan, E. Ceucă, *Thorough Wide-Temperature-Range Analysis of Pt/SiC and Cr/SiC Schottky Contact Non-Uniformity* în Materials, 17(2), pp. 400, 13 Ianuarie 2024, ISI Q2 (2022), WOS: 001152894200001.

[17] G. Pristavu, D.T. Oneață, R. Pascu, M.C. Șerbănescu, A. Enache, F. Drăghici, G. Brezeanu, *Modeling forward characteristics of high temperature capable Schottky diodes – High-accuracy optimization methods* în Proceedings of the 2023 International Semiconductor Conference (CAS), Sinaia, România, 11-13 Octombrie 2023, IEEE, DOI: 10.1109/CAS59036.2023.10303668.

Dintre acestea, lucrările [1-9] au fost publicate pe durata studiilor de doctorat și au legătură directă cu tematica tezei. Publicațiile [10-13] vizează de asemenea circuitele de condiționare pentru senzori, contribuind la acumularea de experiență în domeniu și având un rol cheie în stabilirea tematicii tezei. Mai mult, au fost publicate în calitate de co-autor și lucrări despre modelarea contactelor Schottky [14-17]. Principiul descris în aceste lucrări a fost unul dintre avute în vedere în modelarea senzorului neliniar. În plus, experiența legată de metode numerice din aceste cercetări a fost utilă în realizarea tezei.

O parte dintre lucrările listate au fost publicate în cadrul a două proiecte de cercetare, la care au existat contribuții în calitate de membru cercetător doctorand:

• **PN-III-P1-1.1-TE-2021-0231 (TE17/2022)** – Instrument Software pentru Extracția Unitară a Parametrilor și Caracterizarea Diodelor Schottky, bazate pe Modele Implicite Diferențiabile Emergente (SBD-SPECS) – lucrările [13-16];

• PN-III-P1-1.2-PCCDI-2017-0419 (71PCCDI/2018) – Senzori și Sisteme Integrate Electronice și Fotonice pentru Securitatea Persoanelor și a Infrastructurilor (SENSIS), în sub-proiectul Senzori de Hidrocarburi pe SiC pentru Măsurarea Concentrațiilor de Hidrogen și Hidrocarburi – lucrările [3], [6];

### 7.4 Perspective de dezvoltare ulterioară

Pentru circuitul de condiționare CP-PLL propus, posibilitățile de dezvoltare cele mai evidente sunt legate de adaptarea sa pentru alți senzori de tip capacitate neliniară. Spre exemplu, în funcție de capacitatea senzorului și de frecvența de lucru, poate fi necesară redimensionarea celor două oscilatoare. De asemenea, dacă frecvența de lucru dorită ar deveni prea ridicată, soluția de reducere a zgomotului prin limitarea curenților circuitelor digitale ar trebui modificată sau eliminată.

De fapt, dacă se doresc frecvențe mai ridicate, soluția cea mai convenabilă ar fi integrarea, cel puțin parțială, a circuitului. În acest fel, blocurile în comutație ar putea fi proiectate dedicat pentru această aplicație, încât să se obțină compromisul optim între viteză și zgomot. Mai mult, în varianta integrată, circuitele de comandă și deplasare a nivelului îmbunătățite, cu timpi de propagare reduși și viteze de comutare mărite, ar putea fi implementate în mod facil. Ca urmare, efectul de neîmperechere în pompa de sarcină, generator de erori, ar fi puternic redus. În acest caz, pentru cele două oscilatoare ar trebui fie să se folosească o topologie cu performanțe similare, dar fără componente inductive, fie să se realizeze în continuare o implementare cu componente discrete.

O altă direcție de cercetare, în cazul implementării cu componente discrete, este identificarea unor modalități de creștere a împerecherii celor două oscilatoare. Sursele de eroare cele mai probabile sunt transformatoarele și tranzistoarele amplificatoare. Astfel, este de așteptat ca prin proiectarea unor transformatoare dedicate și utilizarea unor tranzistoare bipolare duale (în aceeași pastilă de Si), neîmperecherea să fie redusă. În acest fel, Metoda de Calibrare 1, mai ușor de executat decât Metoda de Calibrare 2, ar putea fi folosită și experimental, nu doar în simulări.

În ceea ce privește metodologia de proiectare prezentată în lucrarea de doctorat, există o posibilitate de dezvoltare în cazul analizei în domeniul frecvență. Pentru modelul de sistem liniar invariant în timp continuu propus pentru CP-PLL, corelarea cu rezultatele de simulare din domeniul timp a fost doar parțială. Astfel, dacă modelarea s-ar realiza în timp discontinuu (cu transformata Z), este posibil să se obțină o corelare mai bună și modelul dezvoltat să fie un predictor de încredere al stabilității sistemului cu reacție negativă PLL.

## **Bibliografie**

- [1] J. Fraden, Handbook of Modern Sensors: Physics, Designs and Applications, 3rd edition, Editura Springer, 2003.
- [2] A. Enache et al., *High Accuracy Amperometric Sense and Control Circuit for Threeelectrode Biosensors*, ROMJIST, 19(3), pp. 295-308, 2016.
- [3] A. Enache, I. Rusu, F. Drăghici, G. Brezeanu, G. Pristavu, F. Enache, *Smart Sensor for Chemical Compounds Concentration*, CAS 2016, 10-12 Octombrie, Sinaia, România, 2016.
- [4] A. Enache, I. Rusu, B. Bucur, F. Drăghici, G. Pristavu, M.P. Bucur, F. Enache, G. Brezeanu, Experimental characterization of a high accuracy amperometric sense and control circuit for three-electrode biosensors, CAS 2017, 11-14 Octombrie, Sinaia, România, 2017.
- [5] I. Rusu, G. Brezeanu, G. Pristavu, F. Drăghici, A. Enache, B. Bucur, M.P. Bucur, R.G. Lucian, Potențiostat de zgomot redus pentru măsurători amperometrice în soluții agitate magnetic, Brevet RO133208A2, 29 Martie 2019.
- [6] **A. Enache**, *Prelucrarea semnalelor de la ieșirea senzorilor de gaz cu circuite PLL*, Lucrare de Disertație, Facultatea ETTI, Universitatea "Politehnica" din București, România, 2018.
- [7] A. Enache et al., PLL-Based Readout Circuit for SiC-MOS Capacitor Hydrogen Sensors in Industrial Environments, Sensors, 22(4), pp. 1462, 2022.
- [8] R. Pascu, M. Kusko, F. Crăciunoiu, G. Pristavu, G. Brezeanu, M. Bădilă, V. Avramescu, A new 4H-SiC hydrogen sensor with oxide ramp termination, Material Science in Semiconductor Processing, 42, pp. 268-272, 2016.
- [9] R. Pascu, F. Crăciunoiu, G. Pristavu, G. Brezeanu, M. Kusko, Oxide trap states versus gas sensing in SiC-MOS capacitors – The effect of N- and P- based post oxidation processes, Sensors and Actuators B: Chemical, 245, pp. 911-922, 2017.
- [10]W.Y. Yi, K.M. Lo, T. Mak, K.S. Leung, Y. Leung, M.L. Meng, A Survey of Wireless Sensor Network Based Air Pollution Monitoring System, Sensors, 15(12), pp. 31392-31427, 2015.
- [11]R. Chand, S. Tanaka, M. Esashi, Silicon carbide diode bridge circuit for capacitive sensor readout in high temperature (673K) environment, The 17th International Conference on Solid-State Sensors, Actuators and Microsystems, 16-20 Iunie 2023, Barcelona, Spania.
- [12]F. Drăghici, Sisteme de testare și interfațare pentru dispozitive electronice pe semiconductoare de bandă de largă, Teză de Abilitare, Facultatea ETTI, Universitatea "Politehnica" din București, România, 2021.
- [13]R. Pascu, G. Pristavu, D.T. Oneață, G. Brezeanu, C. Romanițan, N. Djourelov, A. Enache, F. Drăghici, A.M. Ivan, E. Ceucă, *Thorough Wide-Temperature-Range Analysis of Pt/SiC* and Cr/SiC Schottky Contact Non-Uniformity, Materials, 17(2), pp. 400, 2024.
- [14]C. Hu, Modern Semiconductor Devices for Integrated Circuits, 1st Edition, Ed. Pearson, 2009.
- [15]P.R. Gray, P.J. Hurst, S.H. Lewis, R.G. Meyer, *Analysis and Design of Analog Integrated Circuits, 5th edition*, Editura Wiley & Sons, 2009.
- [16]W. Liu, MOSFET Models for SPICE Simulation: Including BSIM3v3 and BSIM4, 1st Edition, Editura Wiley-IEEE Press, 2001.
- [17]G. Pristavu, D.T. Oneață, R. Pascu, M.C. Şerbănescu, A. Enache, F. Drăghici, G. Brezeanu, Modeling forward characteristics of high temperature capable Schottky diodes – Highaccuracy optimization methods, CAS 2023, 11-13 Octombrie, Sinaia, România, 2023.
- [18]G. Pristavu, G. Brezeanu, D.T. Oneață, R. Pascu, F. Drăghici, M. Şerbănescu, A. Enache, Lagging Thermal Annealing for Barrier Height Uniformity Evolution of Ni/4H-SiC Schottky Contacts, IEEE Transactions on Electron Devices, 71(4), pp. 2805-2809, 2024.

- [19]G. Pristavu, D.T Oneață, R. Pascu, A.E. Marcu, M.C. Şerbănescu, A. Enache, F. Drăghici, G. Brezeanu, Accurate Numerical Methods for Modeling Forward Characteristics of High Temperature Capable Schottky Diodes, ROMJIST, 27(2), pp. 196-206, 2024.
- [20] Verilog-A and Verilog-AMS Reference Manual, accesat la: www.keysight.com.
- [21]A. Enache, F. Drăghici, G. Brezeanu, A Calibration Technique of Charge-Pump PLL Readout Circuit for SiC-MOS Capacitor Hydrogen Sensors, CAS, Sinaia, România, 2024.
- [22]Biblioteca de ajutor pentru programul și limbajul Matlab: https://www.mathworks.com/help/.
- [23]Foaia de catalog a seriei de diode varactoare SMV123x, accesată la: www.skyworksinc.com.
- [24] Skyworks, Application Note: Varactor SPICE Models for RF VCO Applications.
- [25]A. Enache, F. Drăghici, G. Pristavu, G. Brezeanu, Voltage Controlled Oscillator for Small-Signal Capacitance Sensing, CAS 2019, 9-11 Octombrie, Sinaia, România, 2019.
- [26]R.E. Best, *Phase Locked Loops: Design, simulations and applications, 6th Edition*, Editura McGraw-Hill Education, 2007.
- [27]F. Gardner, Charge-Pump Phase-Lock Loops, IEEE Transactions on Communications, 1980.
- [28]G. Brezeanu, F. Drăghici, Circuite Electronice Fundamentale, Editura Niculescu, 2013.
- [29]A.M. Drăgan, A. Enache, A. Neguț, A.M. Tache, G. Brezeanu, A Fast Response Output Buffer for an I<sup>2</sup>C High Speed Interface, CAS 2019, 9-11 Octombrie, Sinaia, România, 2019.
- [30]A.M. Drăgan, A. Neguț, A. Enache et al., In Focus: Data Hold Time for Temperature Sensors with High Speed I<sup>2</sup>C Interface, CAS 2023, 11-13 Octombrie, Sinaia, România, 2023.
- [31]A.M. Drăgan, **A. Enache** et al., An improved digital output buffer for a digital temperature sensor with an  $l^2C$  high speed interface, Solid State Electronic Letters, 1(2), pp. 147, 2019.
- [32] A. Enache, A.M. Drăgan, A.M. Tache, Digital Buffer Circuit, Patent US10707872 B1,2020.
- [33]A.M. Drăgan, A. Enache, A. Neguț, A.M. Tache, G. Brezeanu, A High Performance
- Mixed-Voltage Digital Output Buffer, CAS 2018, 10-12 Octombrie, Sinaia, România, 2018.
- [34]A.M. Drăgan, A. Enache, A. Neguț, A.M. Tache, G. Brezeanu, An Improved I/O Pin for Serial Communication Interfaces, ROMJIST, 22(2), pp. 158-180, 2019.
- [35]Foaia de catalog a stabilizatorului TPS7A4501-SP, accesată la: www.ti.com.
- [36]S. Long, note de curs accesate la: *https://web.ece.ucsb.edu/~long/ece145b/TOPLL.pdf*.
- [37]A. Homayoun, B. Razavi, *On the Stability of Charge-Pump Phase-Locked Loops*, IEEE Transactions on Circuits and Systems I: Regular Papers, 63(6), pp. 741-750, 2016.
- [38]Foaia de catalog a tranzistorului bipolar BFP196, accesată la: www.infineon.com.
- [39]Foaia de catalog a transformatorului PWB-2-CL, accesată la: www.coilcraft.com.
- [40] Texas Instruments, Low-Voltage CMOS Logic Data Book, accesată la: www.ti.com.
- [41]Foaia de catalog a tranzistorului de tip NMOS FDC6301N, accesată la: www.onsemi.com.
- [42]Foaia de catalog a tranzistorului de tip PMOS FDC6302P, accesată la: www.onsemi.com.
- [43]Foaia de catalog a operaționalului OPA2830, accesată la: www.ti.com.
- [44] Texas Instruments, LDO PSRR Measurement Simplified, raport de aplicație la: www.ti.com.
- [45]J. Lee et al., Full Closed-Loop Tests for the Relay Feedback Autotuning of Stable, Integrating, and Unstable Processes, ACS Omega, 4(20), pp. 18760-18770, 2019.
- [46]M. Shamsuzzoha, M. Lee, *Enhanced disturbance rejection for open-loop unstable process* with time delay, ISA Transactions, 48(2), pp. 237-244, 2009.
- [47]H.P. Huang, C.C. Chen, *Control-system synthesis for open-loop unstable process with time delay*, IEE Proceedings Control Theory and Applications, 144(4), pp. 334-346, 1997.
- [48]G.R. Blackwell, The Electronic Packaging Handbook, 1st Edition, Editura CRC Press, 1999.
- [49] Texas Instruments, *High Speed Analog Design and Application Seminar Section 5: High Speed PCB Layout Technique*, accesat la: *www.ti.com*.

**Notă:** Referințele bibliografice marcate cu verde, ale căror citări au fost notate în corpul tezei tot cu verde, reprezintă lucrările proprii (publicate ca prim autor sau co-autor).